MANUFACTURE OF DIELECTRIC ISOLATION SUBSTRATE

Publication number: JP62093954 Publication date: 1987-04-30

Inventor:

ISHIKIRIYAMA MAMORU

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international:

H01L21/762; H01L21/306; H01L21/331; H01L21/76; H01L29/72: H01L29/73: H01L21/70: H01L21/02:

H01L29/66; (IPC1-7): H01L21/306; H01L21/76;

H01L29/72

- European:

Application number: JP19850233340 19851021 Priority number(s): JP19850233340 19851021

Report a data error here

Abstract of JP62093954

PURPOSE:To reduce warpage a substrate may come to be provided with during its manufacture by a method wherein singlecrystal islands in a single-crystal semiconductor substrate are divided from each other by dielectric regions. CONSTITUTION:A plurality of grooves 15 is formed on the surface of a single- crystal semiconductor substrate 11 with a masking layer 13 serving as a mask. The masking layer 13 works again in a process wherein an isolating/insulating film 16 is formed on the inner walls of the groove 15. The masking layer 13 is then removed for the exposure of the substrate surface between the grooves 15. A semiconductor layer 17 is formed on said exposed substrate surface and in the groove 15. The entirety of the semiconductor layer 17 is subjected to annealing for conversion into a single-crystal layer with a single-crystal section in a substrate surface region 17b on the semiconductor layer 17 serving as the nucleus. A semiconductor layer 18 is epitaxially grown, which continues until the groove 15 on the single crystal semiconductor layer 17 is filled. Removal is performed starting from the surface side, for the removal of the semiconductor layers 17 and 18, which continues until the substrate surface is exposed. The semiconductor layers 17 and 18

are allowed to remain only in the groove 15.

19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-93954

⑤Int Cl.⁴

識別記号

庁内整理番号

⑩公開 昭和62年(1987)4月30日

H 01 L 21/76 21/306 29/72 D-7131-5F B-8223-5F

8526-5F 審査請求 未請求 発明の数 1 (全 4 頁)

図発明の名称

誘電体分離基板の製造方法

②特 願 昭60-233340

20出 願 昭60(1985)10月21日

砂発 明 者 石 切 山 衛

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

①出 願 人 沖電気工業株式会社 東

東京都港区虎ノ門1丁目7番12号

邳代 理 人 弁理士 菊 池 弘

明 細 書

1. 発明の名称

誘電体分離基板の製造方法

- 2. 特許請求の範囲
- (a) 単結晶半導体基板の表面側にマスク層をマスクとして複数の凹溝を形成する工程と、
- (b) 前記マスク層をマスクとして前記凹溝の内壁 に分離絶縁膜を形成する工程と、
- (c) その後、前期マスク層を除去して前記凹溝間 の基板表面を齧出させる工程と、
- (d) その萬出した基板表面および前記凹溝内に第 1 の半導体層を形成する工程と、
- (e) その第1の半導体層の基板表面部分の単結晶部を核として、第1の半導体層の全体をアニールにより単結晶層に変換する工程と、
- (f) これにより全体が単結晶化した第1の半導体 隘上に、前配凹跡が埋まるまで第2の半導体層を エピタキシャル成長させる工程と、

(g) その後、表面側から基板表面が延出するまで 第1 および第2 の半導体層を除去し、これらを凹 帯内にのみ残す工程とを具備してなる誘電体分離
基板の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

との発明は、特に高耐圧用半導体集視回路の基 板である誘幅体分離基板の製造方法に関する。

(従来の技術)

従来の誘電体分離基板の製造方法を第2図を参照して説明する。

まず、第2凶(a)に示すように、例えば100結晶 方位面を有する単結晶シリコン活体1の一方の主 表面側に複数のV 群2を形成した後、このV 溝2 内を含む前記基体1の一方の主要面に Si O₂ 膜 3を 酸化により生成する。

次いで、第 2 図(b) に示すように、支持体層となる多結晶シリコン層 4 を前記 Si O₂ 膜 3 上に、単結晶シリコン基体 1 と同等の厚さ (数 100 μm)まで堆積させる。

次に、単結晶シリコン基体1を、他方の主炭面側から、第2図(b)に点線A-Aで示す位置まで、

すなわち前記 V 溝 2 の先端部が選出するまで精密 に研磨除去する。 これにより、 単結晶シリコン基 体 1 は、第 2 図 (c) に示すように、 Si O₂ 膜 3 (絶縁 膜) で互いに分離された複数の単結晶シリコン島 5 となる。

そして、これ以後は、通常の拡散、CVD、ホトリン技術を用いて各単結晶シリコン島 5 に第 2 図(d) に示すように累子 6 を形成し、 凝終的な誘環体分離された半導体集模回路をつくる。

(発明が解決しようとする問題点)

しかしながら、上記従来方法では、Si Ox 膜 3 上にのよがら、上記従来方法では、Si Ox 膜 3 上に多結晶シリコン暦 4 を数 100 μm 堆積させる工程において、単結晶シリコン基体 1 と熱膨張率が中、または堆積後冷却すると、単結晶シリコンの反りは、その後の研磨加工中における研磨がよいの反りは、その後の研磨加工中における研磨がフッキを招き、その結果第 2 図(c) に 示す単結晶・フッキを招き、そのに カッキを低き 2 図 に たり、素子形成時におけるパターニング糖度を低下させる原

るまで第1および第2の半導体層を除去して、これらを凹端内にのみ残すことにより、誘電体分離 基板を製造する。

(作用)

この方法によれば、従来支持体層として数 100 μm 堆積していた多結晶シリコン層を必要とせずに、 単結晶半導体基板内に単結晶島を互いに誘電体分 離して形成できることから、製造途中における基 板の反りを大幅に低減できる。

(実施例)

以下この発明の一災施例を第1図を参照して説明する。

まず、第1図(a) に示すように、例えば100 結晶 方位面を有するN型単結晶シリコン括板11の殺 面上に、後に述べる異方性エッチンクのマスクと なる Si, N, 膜のパッド熱酸化膜2を例えば1000 ~ 2000 Å 厚に生成する。 次いで、 酸パッド熱酸化 膜12上に異方性エッチンクに充分耐えられるだ けの膜厚をもつた Si, N, 膜13 (マスク層)を生成 する。 因となつていた。さらには、単結晶シリコン島 5 に結晶欠陥が導入されることなどにより、素子特性の品質の低下をもたらしていた。

この発明は上記の点に鑑みなされたもので、その目的は、反りを大幅に低減でき、この反りに派生する問題点を解消し得る誘電体分離基板の製造方法を提供することにある。

(問題点を解決するための手段)

次いで、第1図(b)に示すように Si, Na 膜13とパッド熱酸化膜12を選択的に除去し、これらに複数の窓14を形成する。この時、 Sia Na 膜13は、通常のホトエッチングにより形成されたレジストパターンをマスクとする例えばドライエッチングにより除去され、その後、パッド熱酸化膜12は 弗酸にて除去される。

次いで、残存 Si, N. 膜13をマスクとして、単結晶シリコン基板11の選出表面部を、例えば KOH, Na OH , ヒドラジンなどのアルカリ異方性エッチング液にてエッチングすることにより、第1凶(c) に示すように、所望の保さをもつた凹溝15を単結晶シリコン基板11の表面側に前記窓14に対応して複数個形成する。

次いて、Si,N.膜13をマスクとして、熱酸化法により、単結晶シリコン搭板11の凹溝15内壁にのみ、第1図(d)に示すように分離酸化膜16(分離絶敏膜)を例えば10000Å~20000Å厚に生成する。

その後、第1凶(e)に示すように Si, N, 膜13とパ

特開昭62-93954(3)

ッド熱酸化膜12を除去し、凹槽15間の基板11 表面を露出させる。この時、 Si, N, 膜13はドライエッチングにより、またパッド熱酸化膜12は希弗酸にて除去される。このパッド熱酸化膜12を除去する時、分離酸化膜16も少なくともパッド熱酸化膜12の鎮厚分だけ同時にエッチングされるが、分離酸化膜16は分離酸化膜として充分を膜厚は残る。

次に、第1図(f)に示すように、解出した基板11 表面および凹海15内に2~5μm 程度のシリコン 届17(第1の半導体層)を例えばCVD反応 (化学気相蒸着反応)により成長させる。その際、 例えば PH。ガスと Si H、ガスを1060℃以上の高温 でCVD反応させるなど、系件を適当に増ぶこと により、シリコン層17の凹溝15内の部分 17a は分離酸化脱16(Si Oe)上であるので多結晶シ リコン層となり、一方、シリコン層17の蒸板11 表面上の部分17bは単結晶シリコン上であるの でN+型単結晶シリコン層となる。

次いて、シリコン層17の単結晶部分(基板11

なお、上記一実施例では、ランプアニールなど により全体が単結晶化された N+のシリコン層を形成し、該 N+シリコン層上に所望の不純物濃度をも つた N 型エピタキシャル層を形成する例を示した が、 P+シリコン層 , P 型エピタキシャル層とした こともでき、さらには N+シリコン層 , P 型エピタ キシャル層といつたような様々な組合わせにする こともできる。さらに、 不純物濃度も任意の所望 の低とすることが容易である。

(発明の効果)

以上詳細に説明したように、この発明の方法によれば、従来支持体層として数100 μm 堆積していた多結晶シリコン層を必要とせずに、単結晶半導体基板内に単結晶島を互いに誘電体分離して形成できることから、製造途中における基板の反りを大幅に低減できる。そして、その反りの低波効果により、第1 および第2の半導体層の不要部分の除去符度が向上し、単結晶島深さは一様となり、また以後のホトリソパターニング程度が良好にな

表面上の部分)を核にして、ランプアニールまたはピームアニールなどにより、第1図(g)に示すよ うに、シリコン暦17の全体を単結晶化させる。

その後、第1図(h)に示すように、全体が単結晶化したシリコン層17上に、所望のN型不純物
度をもつたN型エピタキシャル層18(第2の半 導体層)を、少なくとも凹縛15が埋まるまで成 及させる。ここで、エピタキシャル層18は、単 結晶シリコン層(シリコン層17)上であるので 同じく単結晶シリコン層となる。

しかる後、表面側から基板 I I の表面が凝出するまで、すなわち第 I 図(h)の B - B 線の位置までエピタキシャル層 I 8 とシリコン層 I 7 を積密研避する。すると、エピタキシャル層 I 8 とシリコン層 I 7 は第 I 図(i)に示すように凹溝 I 5 内にのみ残るようになり、すなわち、この残存エピタキシャル層 I 8 とシリコン層 I 7 からなる単結晶シリコン島 I 9 が単結晶シリコン 基板 I I の各凹溝 I 5 内に分離 酸化膜 I 6 により誘端体分離されて形成されることになる。

子特性の品質が向上する。さらに、この発明の方法によれば、第1図の実施例と第2図の従来例とを比べて明らかなように基板作成に費す材料も大幅に削減でき、加えて研磨量もわずかなものですみ、研磨に要していた時間を大幅に短縮することが可能となる。

4. 図面の簡単な説明

(図面)

第1 図はこの発明の誘電体分離基板の製造方法の一実施例を示す断面図、第2 図は従来の誘電体分離基板の製造方法を示す断面図である。

1 1 … 単結晶シリコン基板、13 … Si_s N₄ 膜、15 … 凹溝、16 … 分離 酸化膜、17 … シリコン 層、17 a … シリコン層の凹 神内の部分、17 b … シリコン層の基板 表面上の部分、18 … エピタ キシャル層、19 … 単結晶シリコン 層。

特開昭62-93954(4)





